Physique et modélisation des composants et des circuits intégrés de puissance

Résumé

Le point sur les nombreux aspects, problèmes, solutions et applications liés à la physique et à la modélisation des circuits intégrés de puissance. Présentation des aspects physiques des semi-conducteurs qui sont spécifiques aux composants MOS de puissance. Panorama des architectures des composants MOS dans des circuits intégrés.

Contributeur(s)
- Morancho, Frédéric. Enlumineur
Éditeur(s)
- Hermès science publications
Date
- 2007
Notes
- Notes bibliogr. Index
Langues
- Français
Description matérielle
- 371-V p. : ill. ; 24 x 16 cm
Collections
- Traité EGEM
Sujet(s)
ISBN
- 978-2-7462-1254-1
Indice
- 621.45 Microélectronique (transistors, composants, circuits intégrés)
Quatrième de couverture
- Électronique et micro-électronique
  Le traité Electronique, Génie Electrique, Microsystèmes répond au besoin de disposer d'un ensemble de connaissances, méthodes et outils nécessaires à la maîtrise de la conception, de la fabrication et de l'utilisation des composants, circuits et systèmes utilisant l'électricité, l'optique et l'électronique comme support.
  Conçu et organisé dans un souci de relier étroitement les fondements physiques et les méthodes théoriques au caractère industriel des disciplines traitées, ce traité constitue un état de l'art structuré autour des quatre grands domaines suivants :
  
  Electronique et micro-électronique
  
  Optoélectronique
  
  Génie électrique
  
  Microsystèmes
  
  Chaque ouvrage développe aussi bien les aspects fondamentaux qu'expérimentaux du domaine qu'il étudie. Une classification des différents chapitres contenus dans chacun, une bibliographie et un index détaillé orientent le lecteur vers ses points d'intérêt immédiats : celui-ci dispose ainsi d'un guide pour ses réflexions ou pour ses choix.
  Les savoirs, théories et méthodes rassemblés dans chaque ouvrage ont été choisis pour leur pertinence dans l'avancée des connaissances ou pour la qualité des résultats obtenus.
Tables des matières
- - Physique et modélisation des composants et des circuits intégrés de puissance
  - Frédéric Morancho
  - Hermes Science
  - Lavoisier
  - Chapitre 1. Introduction17
  - Frédéric Morancho et al.
  - 1.1. L'intégration en électronique de puissance17
  - 1.1.1. Introduction17
  - 1.1.2. Les différents types d'intégration monolithique18
  - 1.1.2.1. Intégration fonctionnelle18
  - 1.1.2.2. Circuits intégrés de puissance19
  - 1.2. Plan de l'ouvrage20
  - Chapitre 2. Physique spécifique et architecture des transistors MOS de puissance23
  - Frédéric Morancho, Georges Charitat et Patrick Tounsi
  - 2.1. Introduction23
  - 2.2. Composants de puissance à l'état bloqué : tenue en tension24
  - 2.2.1. Ionisation par impact24
  - 2.2.2. Géométries et tenue en tension34
  - 2.2.3. Les techniques de terminaison40
  - 2.2.3.1. Plaque de champ41
  - 2.2.3.2. Plaque de champ résistive44
  - 2.2.3.3. Junction Termination Extension (JTE)48
  - 2.2.3.4. Anneaux flottants50
  - 2.2.3.5. Resurf51
  - 10 Composants et circuits intégrés de puissance
  - 2.2.4. Conclusions sur le mécanisme d'avalanche54
  - 2.2.5. Limitation en tension due aux mécanismes de perçage56
  - 2.2.6. Limitation en tension due à l'effet tunnel (Zener)59
  - 2.3. Physique du transistor MOS de puissance à l'état passant62
  - 2.3.1. Courant de drain63
  - 2.3.2. Résistance à l'état passant66
  - 2.3.2.1. Définition66
  - 2.3.2.2. Différentes composantes de la résistance à l'état passant66
  - 2.3.3. Transistor MOS en commutation75
  - 2.3.3.1. Capacités inter-électrodes dans la structure VDMOS75
  - 2.3.3.2. La capacité grille-source76
  - 2.3.3.3. La capacité drain-source78
  - 2.3.3.4. La capacité grille-drain78
  - 2.3.3.5. Circuits de commutation de base79
  - 2.3.4. Comportement en température83
  - 2.3.4.1. Concentration intrinsèque83
  - 2.3.4.2. Mobilité des porteurs86
  - 2.3.4.3. Durée de vie88
  - 2.3.4.4. Résistance à l'état passant et tension de seuil91
  - 2.3.4.5. Tenue en tension92
  - 2.4. Architectures des transistors MOS de puissance93
  - 2.4.1. Transistor VDMOS93
  - 2.4.1.1. Structure et évolution historique93
  - 2.4.1.2. Intégrabilité : le transistor VDMOS up-drain96
  - 2.4.2. Transistor VDMOS à tranchées (ou UMOS)97
  - 2.4.2.1. Structure97
  - 2.4.2.2. Intégrabilité99
  - 2.4.3. Transistor LDMOS99
  - 2.4.3.1. Structures99
  - 2.4.4. Transistors MOS à superjonctions101
  - 2.4.4.1. Introduction101
  - 2.4.4.2. Les superjonctions : fonctionnement à l'état bloqué102
  - 2.4.4.3. Limites de performances par rapport aux composants classiques104
  - 2.4.4.4. Problèmes technologiques rencontrés105
  - 2.4.5. Avantages et inconvénients des différentes architectures des transistors MOS de puissance106
  - 2.5. Bibliographie106
  - Chapitre 3. Robustesse et fiabilité des transistors MOS de puissance « conçus pour l'intégration »113
  - Jean-Marie Dorkel et Jean-Marc Bosc
  - 3.1. Notion de robustesse et de fiabilité des composants113
  - 3.1.1. Robustesse : les mécanismes physiques déterminants114
  - 3.1.1.1. La limitation intrinsèque du courant de drain I_Dmax115
  - 3.1.1.2. Puissance maximale pouvant être dissipée par le composant116
  - 3.1.1.3. Structure interne du transistor MOS et mécanisme de second claquage117
  - 3.1.1.4. Aires de sécurité statique et en commutation d'un transistor MOS classique122
  - 3.1.2. Tenue en énergie sur charge inductive125
  - 3.1.2.1. Problématique de la commutation sur charge inductive125
  - 3.1.2.2. Mise en conduction du transistor MOS126
  - 3.1.2.3. Blocage du transistor MOS127
  - 3.2. Fiabilité139
  - 3.2.1. Tenue en énergie impulsionnelle et cyclique139
  - 3.2.1.1. Suivi des phénomènes thermiques au sein du dispositif140
  - 3.2.1.2. Banc de test en énergie : caractéristiques et points d'attention143
  - 3.2.1.3. Caractérisation en régime d'impulsion unique147
  - 3.2.1.4. Caractérisation en régime de test multi-impulsions (test en endurance)149
  - 3.2.1.5. Méthodologie d'optimisation de la conception par rapport à la fiabilité156
  - 3.2.1.6. Intégration de dissipateurs thermiques158
  - 3.2.2. Interdépendance thermique entre transistors d'un même dispositif158
  - 3.3. Bibliographie161
  - Chapitre 4. Modèles des transistors MOS de puissance163
  - Danielle Andreu et Adrian Maxim
  - 4.1. Méthodes de modélisation des transistors MOS de puissance dans le cadre des simulateurs de type spice163
  - 4.2. La modélisation de type commutateur du transistor MOS de puissance167
  - 4.3. L'utilisation du modèle intrinsèque spice de type MOSFET dans la simulation du transistor MOS de puissance170
  - 4.4. La macro-modélisation structurelle du transistor MOS de puissance173
  - 4.4.1. Le macro-modèle structurel utilisant la fonction pulse pour la modélisation de la capacité grille-drain178
  - 4.4.2. Le macro-modèle structurel utilisant la fonction échelle pour la modélisation des capacités grille-drain et grille-source179
  - 4.4.3. Le macro-modèle structurel tenant compte de la variation de la résistance de la région de drift et de l'effet de claquage181
  - 4.4.4. Le macro-modèle structurel utilisant une fonction polynomiale pour la modélisation de la capacité grille-drain183
  - 4.4.5. Le macro-modèle structurel utilisant la capacité de dépeuplement d'une diode pour la modélisation de la capacité grille-drain185
  - 4.4.6. Le macro-modèle structurel utilisant des branches multiples pour la simulation de la capacité grille-drain187
  - 4.4.7. Le macro-modèle structurel utilisant des diodes commandées en tension et fonctionnant en interrupteur189
  - 4.4.8. Le macro-modèle structurel utilisant des diodes commandées en courant modélisant des interrupteurs191
  - 4.4.9. Le macro-modèle structurel utilisant des dispositifs spice de type commutateur dans la modélisation de la capacité grille-drain193
  - 4.4.10. Le macro-modèle structurel basé sur l'utilisation du modèle Meyer de la capacité MOS dans la modélisation des capacités de grille195
  - 4.5. Bibliographie197
  - Chapitre 5. Technologie des circuits intégrés de puissance199
  - Marise Bafleur, Philippe Raguet, Thierry Sicard et Olivier Gonnard
  - 5.1. Introduction199
  - 5.2. Technologies d'isolation par jonction200
  - 5.2.1. Autoblindage201
  - 5.2.1.1. Autoblindage201
  - 5.2.1.2. Intégration avec une technologie NMOS202
  - 5.2.1.3. Extension au CMOS203
  - 5.2.1.4. Latch-up204
  - 5.2.1.5. Technologie CMOS/DMOS à puits flottant206
  - 5.2.2. Isolation par jonction210
  - 5.2.2.1. Transistor vertical VDMOS up-drain211
  - 5.2.2.2. Transistor latéral LDMOS212
  - 5.2.2.3. Resurf213
  - 5.2.2.4. Technologies de type BCD215
  - 5.3. Phénomènes physiques spécifiques sur l'exemple d'un circuit de puissance avec isolation par jonction216
  - 5.3.1. Description de l'isolation par jonction216
  - 5.3.2. Courants parasites de substrat217
  - 5.3.2.1. Description physique des composants parasites217
  - 5.3.2.2. Mécanismes d'injection de courants de substrat218
  - 5.3.2.3. Injection de porteurs dans le substrat d'un circuit intégré de puissance222
  - 5.3.2.4. Conséquences sur les circuits225
  - 5.3.3. Protections spécifiques contre les courants de substrat232
  - 5.3.3.1. Protection statique233
  - 5.3.3.2. Anneaux de garde234
  - 5.3.3.3. Composants isolés236
  - 5.3.3.4. Protections actives238
  - 5.4. Technologies à isolation par tranchées242
  - 5.5. Technologies à isolation diélectrique ou SOI243
  - 5.5.1. SIMOX244
  - 5.5.2. Auto-soudage246
  - 5.5.2.1. Technique de l'auto-soudage247
  - 5.5.2.2. Technologies SOITEC et ELTRAN®249
  - 5.5.3. ELO et LEGO254
  - 5.5.3.1. ELO254
  - 5.5.3.2. LEGO256
  - 5.5.4. Analyse comparative des performances d'isolation dynamique263
  - 5.6. Boîtiers adaptés à la puissance269
  - 5.6.1. Boîtiers avec dissipateur thermique269
  - 5.6.1.1. Boîtiers avec dissipateur270
  - 5.6.1.2. Boîtiers avec grille de connexion apparente271
  - 5.6.1.3. Boîtiers avec des broches connectées à l'embase272
  - 5.6.2. Modélisation thermique273
  - 5.6.3. Modélisation électrique275
  - 5.6.3.1. Résistance électrique des fils et de la grille de connexion275
  - 5.6.3.2. Inductance des fils et de la grille de connexion276
  - 5.6.4. Montages spécifiques277
  - 5.6.4.1. Métal épais277
  - 5.6.4.2. Flip-chip277
  - 5.6.4.3. Multipuces278
  - 5.6.4.4. Exemple de réalisation279
  - 5.6.5. Mécatronique280
  - 5.7. Conclusion281
  - 5.8. Bibliographie282
  - Chapitre 6. Conception et applications des circuits intégrés de puissance289
  - Michel Suquet, Philippe Raguet, Thierry Sicard, Philippe Lance et Michael Bairanzade
  - 6.1. Fonctions électroniques intégrées au circuit de puissance289
  - 6.1.1. Quelles fonctions intégrer ?289
  - 6.1.2. Applications automobiles291
  - 6.1.2.1. Spécificité des applications automobiles291
  - 6.1.3. Applications industrielles293
  - 6.1.3.1. Spécificité des applications industrielles293
  - 6.1.3.2. Architecture des composants de puissance pour l'électronique industrielle294
  - 6.1.4. Applications électroniques portables294
  - 6.1.4.1. Spécificité des applications portables294
  - 6.2. Fonctions de commande295
  - 6.2.1. Commande PWM295
  - 6.2.1.1. Commande appel maintien à coupure lente297
  - 6.2.1.2. Commande appel maintien à coupure rapide298
  - 6.2.2. Protection contre la conduction simultanée des transistors d'un demi-pont300
  - 6.2.2.1. Mesure du MOS du bas (source commune)301
  - 6.2.2.2. Mesure du MOS du haut (drain commun)301
  - 6.2.2.3. Fonction logique302
  - 6.2.3. Recirculation des courants de charge inductive302
  - 6.2.4. Commande de transistor MOS source commune (low-side)305
  - 6.2.4.1. Commande digitale low-side305
  - 6.2.4.2. Commande de low-side avec contrôle du dv/dt en boucle ouverte306
  - 6.2.4.3. Commande low-side avec contrôle du di/dt en boucle fermée307
  - 6.2.5. Contrôle de la vitesse de commutation307
  - 6.2.6. Commutation de la tension308
  - 6.2.7. Communication309
  - 6.3. Fonctions de servitude310
  - 6.3.1. Alimentations internes310
  - 6.3.1.1. Régulateur de tension linéaire310
  - 6.3.1.2. Régulateur de tension à découpage312
  - 6.3.2. Boucle de masse et boucle d'alimentation321
  - 6.3.3. Pompe de charge323
  - 6.3.3.1. Fréquence fixe326
  - 6.3.3.2. Fréquence variable (pompe de charge auto-oscillant)326
  - 6.3.3.3. Parasite de la pompe de charge327
  - 6.3.4. Détection de perte d'alimentation328
  - 6.3.5. Programmation des paramètres des fonctions328
  - 6.4. Fonctions de protections des éléments de puissance329
  - 6.4.1. Protection inversion d'alimentation329
  - 6.4.1.1. Circuit avec transistor côté haut (configuration high-side)332
  - 6.4.1.2. Résistance dans la masse (limitation de I-rev)332
  - 6.4.1.3. Interrupteur dans la masse (blocage de I-rev)333
  - 6.4.2. Protection contre surintensité333
  - 6.4.3. Protection contre surtension335
  - 6.4.4. Protection contre surchauffe336
  - 6.4.5. Protection contre l'excès de puissance337
  - 6.4.6. Protection contre court-circuit à une masse négative337
  - 6.4.7. Protection contre les courants substrat338
  - 6.4.7.1. Protection active340
  - 6.4.8. Protection contre la déconnexion de masse341
  - 6.4.9. Mesure de courant343
  - 6.4.9.1. Flottant344
  - 6.4.9.2. Côté masse346
  - 6.4.9.3. Côté alimentation348
  - 6.4.10. Mesure de température349
  - 6.4.11. Protections ESD spécifiques aux circuits intégrés de puissance351
  - 6.5. Fonctions de diagnostic353
  - 6.5.1. Déconnexion de la charge353
  - 6.5.2. Court-circuit de la sortie à la masse353
  - 6.5.3. Court-circuit à l'alimentation353
  - 6.6. Conception du circuit intégré de puissance354
  - 6.6.1. Optimisation du dessin de la puce354
  - 6.6.1.1. Courant substrat354
  - 6.6.1.2. Diode de recirculation356
  - 6.7. Méthodes de test spécifiques356
  - 6.7.1. Tests à fort courant356
  - 6.7.2. Gate stress357
  - 6.7.3. Test du circuit dans son boîtier358
  - 6.7.4. Fils de bonding multiples358
  - 6.7.5. Caractérisation360
  - 6.7.5.1. Résistance thermique360
  - 6.7.6. I(V) à forte puissance362
  - 6.7.7. Disjonction rapide en courant363
  - 6.7.8. Seuil de disjonction thermique363
  - 6.8. Bibliographie365
  - Index367
Origine de la notice:
- Electre