Electronique très basse consommation et solutions adiabatiques

Auteur(s) :

Fanet, Hervé Découvrir l'auteur

Résumé

Après avoir exposé les causes de création de chaleur dans les circuits électroniques et la technologie CMOS (Complementary metal oxide semiconductor), l'auteur présente de nouvelles voies pour une faible consommation énergétique par les systèmes informatiques et électroniques. Il aborde notamment le calcul adiabatique et la technologie à base de nanorelais. ©Electre 2017

Éditeur(s)
- Iste éditions
Date
- 2017
Langues
- Français
Description matérielle
- 1 vol. (317 p.) : illustrations en noir et en couleur ; 24 cm
Collections
- Électronique
Sujet(s)
ISBN
- 978-1-78405-188-4
Indice
- 621.4 Électronique appliquée, théorie du signal
Quatrième de couverture
- L'efficacité énergique vise à limiter la dissipation de chaleur dans les circuits et les coûts associés. Electronique très basse consommation et solutions adiabatiques détaille les sources de dissipation d'énergie dans les circuits électroniques et explique les optimisations nécessaires dans la conception des portes logiques et des circuits complexes.
  Il fournit les bases physiques nécessaires à la compréhension de la technologie CMOS. Des solutions novatrices sont exposées à la fois pour les architectures dites adiabatiques ou réversibles et pour les composants utilisés - microsystèmes électromécaniques.
Tables des matières
- - Electronique très basse consommation et solutions adiabatiques
  - Hervé Fanet
  - ISTE
  - Introduction13
  - Chapitre 1. Sources de dissipation dans les circuits électroniques15
  - 1.1. Brève description des types de logique15
  - 1.1.1. Logique booléenne15
  - 1.1.2. Logique combinatoire et logique séquentielle20
  - 1.1.3. Transistors NMOS et PMOS29
  - 1.1.4. Logique complémentaire CMOS34
  - 1.1.4.1 Temps de propagation et minimisation de ce temps34
  - 1.1.4.2. Facteur d'activité et réduction de ce facteur36
  - 1.1.5. Logique pass-transistor37
  - 1.1.6. Logique dynamique40
  - 1.2. Origine de la dissipation de chaleur dans les circuits44
  - 1.2.1. Effet Joule dans les circuits44
  - 1.2.2. Calcul de la puissance dynamique46
  - 1.2.3. Origine et calcul de la puissance statique48
  - Chapitre 2. Thermodynamique et théorie de l'information51
  - 2.1. Rappel des grandeurs fondamentales : entropie et information51
  - 2.1.1. Définition statistique de l'entropie51
  - 2.1.2. Energie et entropie macroscopiques54
  - 2.1.3. Echange avec un thermostat, loi de Boltzmann et équipartition de l'énergie57
  - 2.1.3.1. Loi de Boltzmann57
  - 2.1.3.2. Fonction de partition59
  - 2.1.3.3. Théorème d'équirépartition de l'énergie60
  - 2.1.4. Résumé et exemple de la production d'énergie dans un conducteur parcouru par un courant62
  - 2.1.5. Information et entropie associée63
  - 2.2. Exposé du principe de Landauer68
  - 2.2.1. Exposé du principe de Landauer et de quelques autres exemples68
  - 2.2.1.1. Limite de l'énergie utilisée68
  - 2.2.1.2. Principe de Landauer69
  - 2.2.1.3. Exemple de Feynman70
  - 2.2.1.4. Le paradoxe du démon de Maxwell72
  - 2.2.2. Les validations expérimentales du principe de Landauer74
  - 2.2.2.1. Vérification sur un dispositif physique74
  - 2.2.2.2. Vérification sur un dispositif électrique75
  - 2.3. Adiabaticité et réversibilité76
  - 2.3.1. Principe adiabatique de charge d'un condensateur76
  - 2.3.1.1. Charge d'une capacité constante76
  - 2.3.1.2. Charge d'une capacité constante au travers d'une résistance variable79
  - 2.3.1.3. Charge d'une capacité variable au travers d'une résistance variable80
  - 2.3.1.4. Charge d'une capacité constante en mode adiabatique81
  - 2.3.1.5. Optimisation de la charge d'un condensateur : cas général83
  - 2.3.1.6. Optimisation de la charge d'un condensateur avec prise en compte des courants de fuite87
  - 2.3.2. De l'adiabaticité de la réversibilité : une approche circuit91
  - 2.3.2.1. Solution quasi adiabatique96
  - 2.3.2.2. Solution adiabatique97
  - Chapitre 3. Modèles de transistors en technologie CMOS99
  - 3.1. Rappel des propriétés des semi-conducteurs99
  - 3.1.1. Etats et densité de porteurs dans les semi-conducteurs99
  - 3.1.1.1. Electrons et trous99
  - 3.1.1.2. Densités d'états et fonctions de Bloch100
  - 3.1.1.3. Bandes d'énergie et énergie de Fermi100
  - 3.1.1.4. Densités de porteurs104
  - 3.1.2. Le courant dans un semi-conducteur107
  - 3.1.3. Potentiels de contact109
  - 3.1.4. Structure métal-oxyde-semi-conducteur110
  - 3.1.5. Faible et forte inversion116
  - 3.1.5.1. Forte inversion116
  - 3.1.5.2. Faible inversion117
  - 3.2. Modèles statiques canal long et canal court120
  - 3.2.1. Principe de base et brève histoire de la technologie semi-conducteur120
  - 3.2.2. Structure du transistor et pseudo-potentiels de Fermi123
  - 3.2.3. Calcul du courant en régime statique canal long126
  - 3.2.4. Calcul du courant en faible inversion130
  - 3.2.5. Calcul du courant en régime de canal court133
  - 3.2.5.1. Saturation de la vitesse134
  - 3.2.5.2. Diminution de la longueur du canal effectif135
  - 3.2.5.3. Diminution du seuil effectif135
  - 3.3. Modèles dynamiques du transistor136
  - 3.3.1. Régime quasi statique136
  - 3.3.2. Régime dynamique140
  - 3.3.3. Modèle « petits signaux » du transistor140
  - Chapitre 4. Limites pratiques et théoriques de la technologie CMOS147
  - 4.1. Compromis vitesse-dissipation et limites de la technologie CMOS147
  - 4.1.1. Du transistor au circuit intégré147
  - 4.1.2. Compromis vitesse-consommation150
  - 4.1.3. Compromis consommation dynamique-consommation statique153
  - 4.2. Régime sous le seuil157
  - 4.2.1. Rappel des propriétés de faible inversion157
  - 4.2.2. Calcul et minimisation de l'énergie dissipée158
  - 4.2.3. Limites de la technologie CMOS sous le seuil162
  - 4.3. Limites pratiques et théoriques en technologie CMOS164
  - 4.3.1. Considérations économiques et évolution des méthodologies164
  - 4.3.1.1. Difficultés économiques : coût des équipements et des masques164
  - 4.3.1.2. Difficultés méthodologiques : complexités de la conception et du test165
  - 4.3.1.3. Difficultés de programmation liées au parallélisme165
  - 4.3.2. Difficultés technologiques : dissipation, variabilité, interconnexions166
  - 4.3.2.1. Dissipation de chaleur166
  - 4.3.2.2. Contrôle de la variabilité167
  - 4.3.2.3. Evolution des interconnexions172
  - 4.3.3. Limites théoriques et questions ouvertes173
  - 4.3.3.1. Limites venant de l'application du théorème de Shannon combiné aux relations d'incertitude de Heisenberg173
  - 4.3.3.2. Prise en compte de l'effet tunnel source-drain175
  - 4.3.3.3. Nécessité ou non de la logique réversible176
  - Chapitre 5. La très basse consommation au niveau système177
  - 5.1. Evolution des technologies de gestion de la puissance177
  - 5.1.1. Techniques de base pour réduire la puissance dynamique177
  - 5.1.1.1. Techniques de parallélisation177
  - 5.1.1.2. Techniques de voltage scaling179
  - 5.1.1.3. Réduction de l'excursion de tension179
  - 5.1.1.4. Techniques indépendantes de la technologie179
  - 5.1.1.5. Techniques dépendantes de la technologie180
  - 5.1.2. Techniques de base pour réduire la puissance statique180
  - 5.1.2.1. Techniques multi-seuils181
  - 5.1.2.2. Techniques multi-tensions181
  - 5.1.2.3. Techniques pour réduire les courants sous le seuil181
  - 5.1.2.4. Logique MTCMOS183
  - 5.1.2.5. Logique VTCMOS (Variable Threshold CMOS)184
  - 5.1.2.6. Techniques dynamiques de réduction du courant sous le seuil (DVS et DVTS)184
  - 5.1.3. Conception en technologie 90 nm-65 nm-45 nm185
  - 5.1.3.1. Technologie 90 nm185
  - 5.1.3.2. Technologie 65 nm185
  - 5.1.3.3. Technologie 45 nm186
  - 5.2. Les circuits intégrés sous le seuil186
  - 5.2.1. Spécificités des circuits sous le seuil186
  - 5.2.2. Pipeline et parallélisation187
  - 5.2.3. Nouvelles architectures de SRAM187
  - 5.3. Les circuits près du seuil188
  - 5.3.1. Méthode d'optimisation188
  - 5.4. Interconnexions et réseau sur puce193
  - 5.4.1. Dissipation dans les interconnexions193
  - 5.4.2. Techniques pour réduire la dissipation dans les interconnexions198
  - 5.4.2.1. Réduction de l'excursion de tension198
  - 5.4.2.2. Réduction du taux d'activité199
  - 5.4.2.3. Réduction des capacités d'interconnexion199
  - 5.4.2.4. Réseaux sur puce et liens optiques199
  - Chapitre 6. Le calcul réversible et le calcul quantique201
  - 6.1. Les bases du calcul réversible201
  - 6.1.1. Introduction201
  - 6.1.2. Structure de groupe des portes réversibles202
  - 6.1.3. Conservatisme, linéarité et affinité204
  - 6.1.3.1. Portes conservatives204
  - 6.1.3.2. Portes linéaires204
  - 6.1.3.3. Portes linéaires affines205
  - 6.1.4. Les portes d'échange205
  - 6.1.5. Les portes de contrôle207
  - 6.1.5.1. L'inverseur contrôlé209
  - 6.1.5.2. La porte de Toffoli210
  - 6.1.5.3. La porte de Feyman210
  - 6.1.5.4. La porte de Fredkin211
  - 6.1.6. Deux théorèmes de base : no fan-out et no cloning211
  - 6.2. Quelques éléments pour la synthèse d'une fonction212
  - 6.2.1. Le problème de la synthèse et ses contraintes212
  - 6.2.2. Synthèse d'une fonction réversible212
  - 6.2.3. Synthèse d'une fonction non réversible215
  - 6.2.4. Exemple de l'additionneur217
  - 6.2.5. Implémentations matérielles des portes réversibles219
  - 6.2.5.1. Inverseur contrôlé à un seul bit de contrôle220
  - 6.2.5.2. Inverseur contrôlé à deux bits de contrôle220
  - 6.3. Calcul réversible et calcul quantique222
  - 6.3.1. Principes du calcul quantique223
  - 6.3.2. Intrication224
  - 6.3.3. Quelques exemples de portes quantiques226
  - 6.3.4. Exemple de l'algorithme de Grover et perspectives du calcul quantique227
  - Chapitre 7. Les circuits CMOS quasi adiabatiques233
  - 7.1. Les portes logiques adiabatiques en CMOS233
  - 7.1.1. Mise en oeuvre du principe de charge optimale et pipeline adiabatique233
  - 7.1.2. Logique ECRL et PFAL en CMOS240
  - 7.1.2.1. ECRL phase 1 : phase d'établissement des entrées241
  - 7.1.2.2. ECRL phase 2 : phase d'évaluation242
  - 7.1.2.3. ECRL phase 3 : phase de maintien242
  - 7.1.2.4. ECRL phase 4 : phase de remise à zéro242
  - 7.1.2.5. PFAL phase 1 : phase d'établissement des entrées244
  - 7.1.2.6. PFAL phase 2 : phase d'évaluation244
  - 7.1.2.7. PFAL phase 3 : phase de maintien244
  - 7.1.2.8. PFAL phase 4 : phase de remise à zéro245
  - 7.1.3. Autres technologies de portes et comparaison245
  - 7.2. Calcul de la dissipation dans un circuit adiabatique247
  - 7.2.1. Calcul en régime normal247
  - 7.2.1.1. Phase 1 : phase d'établissement des entrées247
  - 7.2.1.2. Phase 2 : phase d'évaluation247
  - 7.2.1.3. Phase 3 : phase de maintien249
  - 7.2.1.4. Phase 4 : phase de remise à zéro250
  - 7.2.1.5. Phase 1 : évènement suivant251
  - 7.2.2. Calcul en régime sous le seuil254
  - 7.2.2.1. Phase 1 : établissement des entrées254
  - 7.2.2.2. Phase 2 : évaluation254
  - 7.2.2.3. Phase 3 : phase de maintien257
  - 7.2.2.4. Phase 4 : phase de remise à zéro257
  - 7.3. Les alimentations à récupération d'énergie259
  - 7.3.1. Alimentation à base de capacités259
  - 7.3.2. Alimentation à base d'inductance268
  - 7.4. Les architectures arithmétiques adiabatiques275
  - 7.4.1. Principes de base275
  - 7.4.2. Exemple de l'additionneur276
  - 7.4.3. Intérêt des portes complexes277
  - Chapitre 8. La technologie à base de micro-relais281
  - 8.1. La physique des micro-relais282
  - 8.1.1. Les différentes technologies de calcul282
  - 8.1.2. Les différentes technologies d'actuation283
  - 8.1.2.1. Relais magnétique283
  - 8.1.2.2. Relais thermique283
  - 8.1.2.3. Relais piézo-électrique284
  - 8.1.2.4. Relais électrostatique284
  - 8.1.3. La modélisation dynamique des micro-relais286
  - 8.1.4. Exemples de réalisation et difficultés technologiques292
  - 8.1.4.1. Les micros-relais à membrane de Berkeley292
  - 8.1.4.2. Les micro-relais de type cantilever de Stanford292
  - 8.1.4.3. Le nano-relais du KAIST293
  - 8.1.4.4. Les travaux de Case-Western University293
  - 8.1.4.5. Les travaux du projet européen NEMIAC294
  - 8.2. Calcul de la dissipation dans un circuit à base de micro-relais294
  - 8.2.1. Optimisation du micro-relais à actuation électrostatique294
  - 8.2.2. Les solutions en régime adiabatique301
  - 8.2.3. Comparaison entre CMOS et micro-relais307
  - 8.2.3.1. Synthèse des résultats obtenus en CMOS classique307
  - 8.2.3.2. Synthèse des résultats obtenus en CMOS sous le seuil307
  - 8.2.3.3. Synthèse des résultats obtenus pour la CMOS adiabatique en régime normal308
  - 8.2.3.4. Synthèse des résultats obtenus pour la CMOS adiabatique en régime sous le seuil308
  - 8.2.3.5. Synthèse des résultats obtenus pour la technologie micro-relais adiabatique309
  - Bibliographie311
  - Index313
Origine de la notice:
- Electre